





## BREVET D'INVENTION

### **CERTIFICAT D'UTILITÉ - CERTIFICAT D'ADDITION**

### **COPIE OFFICIELLE**

Le Directeur général de l'Institut national de la propriété industrielle certifie que le document ci-annexé est la copie certifiée conforme d'une demande de titre de propriété industrielle déposée à l'Institut.


Fait à Paris, le 18 SEP. 2003

Pour le Directeur général de l'Institut national de la propriété industrielle Le Chef du Département des brevets

Martine PLANCHE

INSTITUT
NATIONAL DE
LA PROPRIETE
INDUSTRIELLE

SIEGE 26 bis, rue de Saint Petersbourg 75800 PARIS cedex 08 Téléphone : 33 (0)1 53 04 53 04 Télécopie : 33 (0)1 53 04 45 23 www.inpi.fr





## 1er dépôt BREVET D'INVENTION CERTIFICAT D'UTILITÉ



Code de la propriété intellectuelle - Livre VI

## REQUÊTE EN DÉLIVRANCE page 1/2

26 bis, rue de Saint Pétersbourg 75800 Paris Cedex 08 Téléphone : 33 (1) 53 04 53 04 Télécopie : 33 (1) 42 94 86 54

	Cet imprime est à remplir lisiblement à l'encre noire 08 540 W / 010501		
RÉSERVÉ à l'INPI	1 NOM ET ADRESSE DU DEMANDEUR OU DU MANDATAIRE		
DATE 27 SEPT 2002	À QUI LA CORRESPONDANCE DOIT ÊTRE ADRESSÉE		
75 INPI PARIS			
NO DICARDECICEDEMENT	CABINET PLASSERAUD		
NATIONAL ATTRIBUÉ PAR L'INPI 021198			
DATE DE DÉPÔT ATTRIBUÉE	P. 2002 84, rue d'Amsterdam 75440 PARIS CEDEX 09		
	75440 PARIS CEDEX 09		
Vos références pour ce dossier (facultatif) RI O/PHR	/NC/BFF020218		
Confirmation d'un dépôt par télécopie	□ N° attribué par l'INPI à la télécopie		
	Cochez l'une des 4 cases suivantes		
2 MATURE DE LA DEMANDE			
Demande de brevet	X		
Demande de certificat d'utilité			
Demande divisionnaire			
Demande de brevet initiale	N° Date		
ou demande de certificat d'utilité initiale	N° Date		
Transformation d'une demande de			
brevet européen Demande de brevet initiale	N° Date I I I I I I I I I I I I I I I I I I I		
3 TITRE DE L'INVENTION (200 caractères ou	espaces maximum)		
	THE PURIT OF THE PURIT OF THE PER OFFICE		
PROCEDE DE FORMATION DE PORTI	ONS D'UN MATERIAU COMPOSE A L'INTERIEUR D'UNE CAVITE ET CIRCUIT		
ELECTRIQUE INCORPORANT DES POR	TIONS DE MATERIAU COMPOSE AINSI OBTENUES		
4 DÉCLARATION DE PRIORITÉ	Pays ou organisation Date N°		
OU REQUÊTE DU BÉNÉFICE DE	Pays ou organisation		
LA DATE DE DÉPÔT D'UNE	Date   N°		
DEMANDE ANTÉRIEURE FRANÇAISE	Pays ou organisation		
DEMONITOR MILLEMESTE LIGHTANICE	Date No		
·	S'il y a d'autres priorités, cochez la case et utilisez l'imprimé «Suite»		
DEMANDEUR (Cochez l'une des 2 cases)	Personne morale Personne physique		
Nom	STMICROELECTRONICS SA		
ou dénomination sociale			
Prénoms	The second secon		
Forme juridique	Société Anonyme		
N° SIREN	341459386		
Code APE-NAF	<u>                                     </u>		
Domicile Rue	29, Boulevard Romain Rolland 92120 MONTROUGE		
ou Siège Code postal et ville			
Pays	FRANCE		
Nationalité	Française		
N° de téléphone (facultatif)	N° de télécopie (facultatif)		
Adresse électronique (facultatif)			



### 1er dépôt BREVET D'INVENTION CERTIFICAT D'UTILITÉ



## REQUÊTE EN DÉLIVRANCE page 2/2



SE DES PIÈCES  27 S 75 INF PENREGISTREMENT ONAL ATTRIBUÉ PAR L'II	EPT 2002 PI PARIS NRI <b>0211989</b>	DB 540 W / Q10801
s références po		BLO/PHB/NC/BFF020218
cultatif)		
MANDATAIRE Nom Prénom Cabinet ou Soc	A proposal control of the control of	Cabinet PLASSERAUD
N °de pouvoir	permanent et/ou	Comparison of the Comparison o
de lien contrac		84, rue d'Amsterdam
Adresse	Code postal et ville	75009 PARIS
· ·	Pays	
N° de télépho N° de télécor		The state of the s
	tronique (facultatif)	Les inventeurs sont nécessairement des personnes physiques
7 INVENTEUR	( <b>S</b> )	
Les demande	eurs et les inventeurs	Oui  Non : Dans ce cas remplir le formulaire de Désignation d'inventeur(s)
	nes personnes DE RECHERCHE	☑ Non: Dans ce cas remplir le formulaire de Designation de l'uniquement pour une demande de brevet (y compris division et transformation
E RAPPURI I	Établissement immédiat	
	ou établissement différé	Uniquement pour les personnes physiques effectuant elles-mêmes leur propre dépô
Paiement é	chelonné de la redevance (en deux versements)	☐ Oui ☐ Non
9 RÉDUCTIO DES REDE	DN DU TAUX EVANCES	Uniquement pour les personnes physiques  Requise pour la première fois pour cette invention (joindre un avis de non-imposition),  Obtenue antérieurement à ce dépôt pour cette invention (joindre une copie de la décision d'admission à l'assistance gratuite ou indiquer sa référence): AG
Si yous av	vez utilisé l'imprimé «Suite», le nombre de pages jointes	VISA DE LA PRÉFECTURE
SIGNATU	RE DU DEMANDEUR JANDATAIRE qualité du signataire)	OU DE L'INPI  M. MARTIN

La loi n°78-17 du 6 janvier 1978 relative à l'informatique, aux fichiers et aux libertés s'applique aux réponses faites à ce formulaire. Elle garantit un droit d'accès et de rectification pour les données vous concernant auprès de l'INPI.

10

15

20

25

30

# PROCEDE DE FORMATION DE PORTIONS D'UN MATERIAU COMPOSE A L'INTERIEUR D'UNE CAVITE ET CIRCUIT ELECTRIQUE INCORPORANT DES PORTIONS DE MATERIAU COMPOSE AINSI OBTENUES

La présente invention concerne un procédé de formation de portions d'un matériau composé à l'intérieur d'une cavité et un circuit électronique incorporant des portions de matériau composé ainsi obtenues.

L'augmentation des performances électriques et du niveau d'intégration des circuits électroniques conduit à la conception et à la réalisation de circuits ayant des configurations géométriques complexes. A titre d'exemple, certains transistors à effet de champ, ou transistors MOS («Metal-Oxide-Semiconductor») ont une grille qui entoure complètement le canal de ces transistors, afin d'obtenir un meilleur contrôle de l'état de conduction du transistor. Une partie conductrice de la grille doit alors être formée sous le canal, c'est-à-dire entre le canal et un substrat sous-jacent qui supporte le circuit. De tels transistors MOS sont connus sous l'appellation GAA («Gate All Around»).

Il est possible de réaliser de tels transistors GAA en superposant des portions de matériaux successivement formées à partir de la surface d'un substrat, dans l'ordre d'empilement de ces portions. Dans ce cas, une partie inférieure de la grille est d'abord formée au-dessus du substrat à l'aide d'un matériau conducteur, puis le canal, qui est en général à base de silicium, est formé au-dessus de cette partie inférieure de grille, et la grille est complétée par formation d'une partie supérieure de grille au-dessus du canal. Des parties latérales de la grille peuvent être formées simultanément à la partie inférieure ou à la partie supérieure, mais au moins deux étapes de formation des différentes parties de la grille sont nécessaires, ce qui rend le procédé de fabrication du transistor relativement long.

De façon générale, la réalisation en plusieurs étapes distinctes d'un unique élément conducteur est source d'inhomogénéités au sein de cet élément, même si l'élément est constitué en un matériau unique mis en œuvre dans chaque étape de sa réalisation. De telles inhomogénéités sont indésirables vis-à-vis de son comportement électrique final.

10

15

20

25



Il est connu par ailleurs de réaliser sélectivement dans des zones déterminées d'un circuit électronique des portions d'un matériau de type siliciure de métal. Pour cela, du silicium est initialement disposé au niveau de ces zones et, à un niveau du procédé de fabrication du circuit pour lequel ces zones sont découvertes, le circuit est recouvert d'une couche d'un métal apte à former un composé de type siliciure. Le circuit est alors chauffé de façon à former ce composé siliciure dans les zones où le métal est en contact avec le silicium. Les parties de métal déposées en dehors des zones de silicium restent alors inaltérées à l'issue du chauffage, et sont retirées, par exemple, par dissolution dans une solution chimique appropriée. Le siliciure n'étant pas soluble dans la solution utilisée, il demeure dans le circuit final au niveau des zones de silicium initiales.

Un inconvénient de cette méthode de formation de portions de siliciure réside dans la nécessité que les zones de silicium au niveau desquelles le siliciure est formé soient initialement découvertes. Cette contrainte peut être incompatible avec une configuration complexe du circuit électronique.

Un but de la présente invention consiste donc à pallier cet inconvénient en permettant la formation de portions d'un matériau composé dans des zones de circuit initialement enterrées, c'est-à-dire recouvertes par d'autres matériaux constitutifs du circuit.

La présente invention propose un procédé de formation d'au moins une portion d'un matériau composé formé d'éléments d'un matériau initial et d'un métal au sein d'un circuit électronique, comprenant les étapes suivantes :

- /a/ formation d'une cavité comportant au moins une ouverture vers une surface d'accès et présentant une paroi interne ayant au moins une zone en matériau initial ;
- /b/ dépôt d'un métal à proximité de ladite zone en matériau initial ;
- /c/ chauffage du circuit de façon à former une portion du matériau composé dans ladite zone en matériau initial ; et
- /d/ retrait de la cavité par ladite ouverture d'au moins une portion du métal n'ayant pas formé de matériau composé.

10

15

20

25

30

Selon l'invention, une cavité est d'abord formée dans le circuit, à l'intérieur de laquelle des portions de matériau composé sont sélectivement formées à partir de zones de matériau initial donnant dans la cavité. Le matériau composé est formé après un dépôt dans la cavité d'un métal apte à réagir avec le matériau initial pour former le matériau composé à partir d'éléments du matériau initial et du métal. L'excès de métal n'ayant pas formé de matériau composé est ensuite extrait de la cavité.

Un avantage du procédé de l'invention est sa compatibilité avec un grand nombre de configurations du circuit électronique. En effet, des méthodes variées de formation de la cavité peuvent être utilisées, sélectionnées en fonction de chaque configuration de circuit.

La cavité formée peut notamment comprendre un premier volume cylindrique ou parallélépipédique ouvert sur la surface d'accès, de façon à former, par exemple, un puits partant d'une surface découverte du circuit.

Elle peut aussi comprendre un second volume dans lequel le premier volume débouche à l'opposé de la surface d'accès, et ayant une étendue plus grande que le premier volume parallèlement à la surface d'accès. Dans ce cas, la cavité forme une caverne reliée par un puits plus étroit à la surface découverte du circuit. La cavité peut en outre présenter l'une des formes précédentes en ouvrant sur un flanc du circuit parallèle, perpendiculaire ou d'orientation quelconque par rapport à une surface d'un substrat porteur du circuit.

Un autre avantage du procédé de l'invention réside dans les larges possibilités de disposition des portions de matériau composé, résultant de la disposition initiale des zones de matériau initial au sein du circuit, et de la forme de la cavité au niveau de ces zones. Ainsi, des portions de matériau composé ayant une forme générale de pastille peuvent, en particulier, être orientées parallèlement ou perpendiculairement à la surface d'accès.

Dans une configuration géométrique où le circuit électronique est disposé sur un substrat, et où la cavité comprend une cheminée sensiblement perpendiculaire à la surface du substrat, la cheminée permet un accès à une partie enterrée du circuit pour la réalisation des portions de matériau composé.

10

15

20

25

30



Le procédé de l'invention est donc particulièrement adapté à des structures de circuits ayant plusieurs niveaux superposés de composants ou de parties de composants, et contribue à une diminution du coût du circuit électronique liée à une réduction de la taille du substrat.

Un autre avantage encore du procédé de l'invention réside dans la possibilité de former simultanément plusieurs portions de matériau composé au sein du circuit. Pour cela, plusieurs zones de matériau initial doivent être prévues dans le circuit, et la cavité est formée de façon à atteindre ces zones. Eventuellement le circuit peut aussi comporter des zones de matériau initial à l'extérieur de la cavité, où le matériau composé est formé simultanément aux portions de matériau composé internes à la cavité.

La cavité peut être formée de différentes façons en fonction de la configuration du circuit. En particulier, elle peut être formée par retrait d'au moins un matériau du circuit, notamment à partir de la surface d'accès.

Une autre méthode de formation de la cavité consiste à transférer au moins un matériau entre un substrat temporaire et un substrat définitif porteur du circuit électronique.

Eventuellement, ces deux méthodes peuvent être combinées pour obtenir une cavité de forme adaptée à la configuration du circuit et à la disposition recherchée des portions de matériau composé. La formation de la cavité peut encore comprendre une étape de construction de matériaux selon un motif déterminé sur le circuit, le motif contribuant à délimiter la cavité.

Le matériau initial peut comprendre du silicium, du germanium, de l'arsenic, du sélénium, ou un composé mixte comprenant au moins l'un des éléments précédents. Lorsque le matériau initial comprend du silicium, le matériau composé formé est du type siliciure métallique.

Selon la dimension de la cavité et de son ouverture vers la surface d'accès, l'étape /b/ du procédé peut être mise en œuvre de deux façons différentes. Lorsque la cavité et son ouverture sont suffisamment grandes, l'étape /b/ peut consister en une introduction du métal dans la cavité par ladite ouverture, de façon à former un dépôt du métal sur au moins ladite zone en matériau initial.

10

15

20

25

30

Si la cavité et son ouverture sont de dimensions trop petites pour réaliser une introduction du métal par l'ouverture lors du dépôt du métal, l'étape /b/ consiste alors en un dépôt du métal à l'extérieur de la cavité, à proximité de ladite ouverture. Lors du chauffage de l'étape /c/, le métal déposé diffuse dans la cavité jusqu'à ladite zone en matériau initial, par ladite ouverture de la cavité, de façon à former une portion du matériau composé dans ladite zone en matériau initial.

Plusieurs méthodes distinctes peuvent être utilisées pour introduire le métal à l'intérieur de la cavité. Par exemple, un dépôt chimique du métal peut être utilisé, à partir de composés précurseurs gazeux incorporant des atomes de métal («Chemical Vapour Deposition» ou CVD). Une telle méthode de dépôt est préférablement mise en œuvre à pression réduite, pour permettre un dépôt du métal sur des côtés de la cavité éloignés de son ouverture sur la surface d'accès. Dans des conditions particulières, un dépôt du métal par couches atomiques successives et continues peut être obtenu par de tels procédés.

D'autres méthodes possibles pour le dépôt du métal dans la cavité utilisent une solution chimique introduite dans la cavité, qui incorpore des composés dissous à base du métal sous une forme oxydée. Dans l'une de ces méthodes, dite «electroless», des composés réducteurs sont ensuite ajoutés à la solution, qui provoquent une libération du métal sous forme d'une couche conductrice tapissant la cavité.

•

Le métal déposé en utilisant l'une des méthodes précédentes et apte à former un matériau composé peut être le cobalt, le tantale, le tungstène, le titane, l'aluminium, le cuivre, l'argent, le platine, le nickel, ou un alliage comprenant l'un au moins de ces métaux. Le matériau composé formé peut être conducteur électrique, en fonction du rôle des portions de matériau composé au sein du circuit électrique.

L'introduction du métal dans la cavité pour former un dépôt sur la ou les zones de matériau initial internes à la cavité est effectuée de préférence de façon à ne pas remplir complètement la cavité. Ainsi, des contraintes éventuelles apparaissant lors du chauffage et lors de la formation dans la cavité du matériau composé sont limitées. Cette précaution permet d'éviter un

endommagement du circuit électronique causé par de telles contraintes.

Le procédé de l'invention peut en outre être utilisé pour relier par des ponts de matériau composé plusieurs zones de matériau initial donnant dans la cavité. Pour cela, la paroi interne de la cavité a au moins deux zones en matériau initial séparées par une zone intermédiaire d'un matériau autre que le matériau initial. Lors du chauffage du circuit à l'étape /c/, on fait diffuser dans le métal le matériau initial d'au moins une desdites zones en matériau initial de façon à former une portion de matériau composé reliant lesdites zones en matériau initial.

L'invention concerne aussi un circuit électronique comprenant une portion de matériau composé formée de la façon précédemment décrite. En particulier, la portion de matériau composé peut constituer au moins une connexion électrique au sein de ce circuit.

L'invention concerne encore un transistor MOS comprenant une grille ayant une portion de matériau composé formée selon le procédé précédent, ainsi qu'un circuit électronique comprenant un tel transistor MOS.

D'autres particularités et avantages de la présente invention apparaîtront dans la description ci-après de deux exemples de mise en œuvre non limitatifs, en référence aux dessins annexés, dans lesquels :

- les figures 1a et 1b sont des vues en perspectives d'un transistor à effet de champ en cours de fabrication selon un premier mode de réalisation de l'invention;
- les figures 2a–2d sont des vues en coupe, suivant le plan II-II indiqué sur les figures 1b et 3a-3d, illustrant des étapes successives de la fabrication du transistor de la figure 1 conformément au premier mode de réalisation de l'invention
- les figures 3a-3d sont des vues en coupe, suivant le plan III-III indiqué sur les figures 1b et 2a-2d, illustrant les mêmes étapes successives de la fabrication du transistor;

10

5

, 20

15

25

15

20

25

30

- les figures 4a-4d sont des vues en coupe, suivant le plan IV-IV indiqué sur les figures 1b et 2a-2d, illustrant les mêmes étapes successives de la fabrication du transistor;
- la figure 5 est une vue en perspective de ce transistor à l'état des figures 2d, 3d et 4d;
- les figures 6 à 13 sont des vues en coupe illustrant différentes étapes de réalisation de connexions électriques dans un autre mode de réalisation de l'invention.

Dans ces figures, pour raison de clarté, les dimensions des différentes parties de composants ou de circuits représentées ne sont pas en proportion avec leurs dimensions réelles.

Les figures 2a–2d, 3a–3d, 4a–4d et 6-13 sont des vues en coupe d'au moins un substrat et de différents matériaux disposés sur une surface plane de ce substrat. Les vues en coupe sont considérées dans des plans perpendiculaires à la surface du substrat. Sur les figures, des références identiques correspondent à des éléments analogues. On note N la direction perpendiculaire à la surface du substrat, orientée vers le haut des figures, le substrat étant placé dans la partie inférieure des figures. Les termes «audessus de», «au-dessous de», «sur», «sous», «supérieur» et «inférieur» utilisés dans la suite font référence à cette orientation.

Une première mise en œuvre du procédé de l'invention est maintenant décrite en détail dans le cadre de la réalisation d'un transistor MOS de type GAA dont la grille est en siliciure de métal.

La figure 1a est une vue en perspective d'un transistor 1 en cours de fabrication. Le transistor 1 est réalisé au-dessus d'un substrat 100, par exemple en silicium, recouvert d'une couche de matériau isolant 101, par exemple de silice SiO<sub>2</sub>. Un rebord de silice 102, de section rectangulaire, disposé sur la couche 101 entoure une portion rectangulaire de la surface supérieure de la couche 101, occupée par le transistor 1, et délimite une cuvette centrale.

Cette cuvette est remplie d'un matériau temporaire 103, tel qu'un alliage de silicium et de germanium, jusqu'à environ deux tiers de la hauteur du

rebord 102.

5

10

15

20

25

30

Une première structure transversale, dont les extrémités sont référencées S et D, relie deux côtés opposés du rebord 102, en s'appuyant sur ceux-ci au niveau de chacune de ses extrémités et sur le matériau temporaire 103 dans sa partie médiane.

La figure 2a montre une section du transistor 1 en cours de fabrication selon un plan de symétrie vertical II parallèle à la première structure transversale. La partie médiane de cette structure est formée par un barreau 3 de silicium pouvant être monocristallin, entouré par une couche de silice 4. La couche 4 s'étend entre les deux côtés opposés du rebord 102 en dessous du barreau 3, comme cela est visible sur la figure 2a, et n'est présente que dans une partie centrale du barreau 3 au-dessus de celui-ci. Dans cette partie centrale, la couche 4 est en outre recouverte d'une portion d'un volume de silicium 2 encadrée par deux parois verticales 5 de matériau isolant électrique, par exemple de nitrure de silicium Si<sub>3</sub>N<sub>4</sub>. La première structure transversale comporte en outre, à chacune de ses extrémités portant sur le rebord 102, deux bords isolants 5, aussi en nitrure de silicium. Ces bords isolants sont chacun reliés aux parois verticales 5 qui encadrent la portion de volume de silicium 2 par deux autres parois de nitrure de silicium qui longent les flancs latéraux de la première structure.

Une seconde structure transversale croise perpendiculairement la première structure transversale, en prenant appui sur les deux autres côtés opposés du rebord 102, ainsi que sur le matériau temporaire 103. Le matériau temporaire 103 peut présenter un rehaussement central en dessous de la seconde structure transversale, qui suit la forme de la surface inférieure de cette seconde structure transversale visible sur la figure 3a. La figure 3a correspond à une section du transistor 1 en cours de fabrication selon un plan de symétrie vertical III parallèle à la seconde structure transversale. Le volume de silicium 2 forme la partie principale de la seconde structure transversale et entoure complètement en son centre la première structure transversale. Des parois complémentaires de nitrure de silicium recouvrent les flancs latéraux de la seconde structure transversale, en étant raccordées aux parois de nitrure de

10

15

20

30

silicium de la première structure transversale au niveau de chaque angle interne du croisement des deux structures transversales.

La figure 4a est une troisième section du transistor 1 selon un autre plan vertical IV parallèle au plan III, mais décalé par rapport à celui-ci comme indiqué sur la figure 2a, de façon à couper la première structure transversale en dehors de la partie supérieure du volume de silicium 2. La figure 4a montre une section de la première structure transversale, composée du barreau de silicium 3 entouré latéralement et inférieurement par la couche de silice 4. Cette couche 4 sépare le barreau 3 de la partie inférieure du volume de silicium 2. L'ensemble est flanqué de deux parois latérales isolantes 5. La figure 1a montre les agencements relatifs entre les parois isolantes 5 qui apparaissent respectivement sur les figures 2a et 4a.

La structure précédente est élaborée en utilisant des techniques connues de l'Homme du métier, combinant des étapes de masquage, de dépôt de matériau et de gravure, répétées de façon à former tous les volumes superposés ou juxtaposés conformément aux figures 1a, 2a, 3a et 4a.

Le barreau de silicium 3 de la première structure transversale est destiné à constituer le chemin conducteur principal du transistor 1 dans sa configuration finale. Ainsi, l'extrémité gauche de la première structure transversale sur les figures 1a et 2a correspond à la source S du transistor 1, l'extrémité droite au drain D, et la partie centrale du barreau 3, visible sur la figure 2a, au canal CA.

En particulier, lors de la réalisation de la structure 1 correspondant aux figures 2a, 3a et 4a, le barreau de silicium 3 est convenablement dopé d'une façon connue de l'Homme du métier, pour présenter des caractéristiques de conduction adaptées à une utilisation du transistor 1 en tant que transistor de commutation entre un étant passant ou un état bloqué, en tant que transistor de régulation, en tant que transistor de puissance, ou en tant que transistor plus spécialement adapté à tout autre utilisation.

Les parties du volume 2 disposées au-dessus et au-dessous du canal CA sont destinées à former, dans la suite du procédé selon l'invention, des parties supérieure GS et inférieure GI de la grille qui entoure le canal CA dans

le plan de la figure 3a.

. 5

10

15

20

25

30 -

Lors d'une première étape du procédé selon l'invention, le matériau temporaire 103 est retiré à partir de ses portions de surface découvertes entre les extrémités des bras de la première et de la seconde structures transversales, à l'intérieur du rebord 102. Lorsque le matériau temporaire 103 est un alliage de silicium et de germanium, une méthode de retrait sélectif utilisable consiste à amener au contact des parties découvertes du matériau 103 une solution aqueuse de gravure chimique («chemical etching») à la fois oxydante et acide, composée par exemple de 40 millilitres d'acide nitrique HNO<sub>3</sub> à 70%, de 20 millilitres de peroxyde d'hydrogène H<sub>2</sub>O<sub>2</sub> et 5 millilitres d'acide fluorhydrique HF à 5%. L'alliage silicium-germanium est sélectivement dissout dans cette solution, alors que les autres matériaux du transistor 1, à savoir le silicium pur ou dopé, la silice et le nitrure de silicium dans l'exemple considéré, sont laissés intacts.

La configuration du transistor 1 obtenue à l'issue de ce retrait sélectif est représentée à la figure 1b. Cette figure fait apparaître les deux structures transversales sous forme de deux ponts respectifs s'appuyant par leurs extrémités sur le rebord 102, la seconde structure entourant la première au niveau du croisement entre les deux structures. L'espace initialement occupé par le matériau temporaire 103 correspond maintenant à une cavité C qui s'étend sous les deux structures transversales et qui présente des ouvertures d'accès O disposées entre les bras des structures transversales et les angles du rebord 102. Les figures 2a, 3a et 4a correspondent au stade de fabrication

Lors d'une seconde étape, un métal apte à former un matériau siliciure est déposé sur les surfaces découvertes du transistor 1, ainsi qu'à l'intérieur de la cavité C.

de la figure 1b, c'est-à-dire après le retrait sélectif du matériau temporaire 103.

Ce dépôt peut être effectué en utilisant l'un des procédés connus de l'Homme du métier, tel que, par exemple, un dépôt chimique en phase vapeur (ÇVD). Pour cela, des précurseurs gazeux, pouvant être de type organométallique, sont amenés au contact du transistor 1, et réagissent sur les surfaces exposées en formant une couche dudit métal. Grâce, notamment, à la

10

15

20

25

30

faible pression gazeuse maintenue autour du transistor 1 lors de l'introduction des précurseurs, ceux-ci pénètrent dans la cavité C par les ouvertures O et recouvrent toute sa paroi, y compris dans la partie faisant face à l'intérieur de la cavité C.

Les figures 2b, 3b et 4b sont des sections correspondant respectivement aux figures 2a, 3a et 4a, et représentent le transistor 1 à l'issue du dépôt du métal. Le métal déposé forme une couche continue 6 qui recouvre les faces supérieures, latérales et inférieures des deux structures transversales, le fond de la cuvette formée par la couche de silice 101, les différentes parties d'espaceur 5 en nitrure de silicium ainsi que le rebord de silice 102 sur ses faces verticales et horizontale.

Le métal employé pour la couche 6 peut être, en particulier, du cobalt.

Le transistor 1 est alors chauffé à une température adaptée pour permettre la formation d'un composé de type siliciure métallique. Ce composé est formé au niveau des zones de silicium et/ou de polysilicium présentes à la surface du transistor 1 ou à l'intérieur de la cavité C, en contact avec la couche 6. Ces zones de contact silicium-métal 6 sont les surfaces supérieures des extrémités S et D du barreau 3, ainsi que les surfaces supérieure, inférieure et latérales du volume 2.

La température du chauffage, dépendant du métal de la couche 6, est par exemple comprise entre 500°C et 700°C. Lors du chauffage, le métal de la couche 6 diffuse au sein du silicium des zones précitées, à partir de leurs surfaces, et le silicium diffuse dans la couche 6, formant un volume de composition mixte silicium-métal autour de la surface de contact initiale entre le silicium et le métal. Cette composition mixte correspond pour l'essentiel à un composé de type siliciure métallique, conducteur électrique. Dans le cas particulier du cobalt, le volume finalement occupé par le composé siliciure est d'environ 3,5 fois le volume occupé par le silicium initial transformé en siliciure de cobalt.

Les figures 2c, 3c et 4c font apparaître les portions 26, 36S et 36D de siliciure de métal formées : au-dessus du barreau 3 et au niveau de l'ensemble

..5,

10

15

20

25

30

de la surface découverte du volume initial 2, c'est-à-dire la surface supérieure du volume 2, les côtés et la surface inférieure (interne à la cavité) du volume 2. Les formes arrondies représentées correspondent à l'augmentation de volume des matériaux impliqués dans la réaction de formation du siliciure.

Eventuellement, des portions de silicium résiduelles du volume 2 peuvent subsister au sein du siliciure formé, visibles sur la figure 3c, mais, de préférence, la quantité de métal de la couche 6 est suffisante pour permettre la transformation en siliciure de l'intégralité, ou la quasi-intégralité du silicium du volume 2.

A l'inverse, l'épaisseur du barreau 3 selon la direction N est suffisante pour qu'une fraction limitée du silicium du barreau 3 soit convertie en siliciure, formant ainsi un recouvrement supérieur en siliciure des extrémités S et D du barreau 3.

Les parties de la couche de métal 6 n'ayant pas formé de siliciure sont ensuite retirées selon un procédé de retrait sélectif connu de l'Homme du métier. Ce retrait est préférablement effectué par gravure chimique isotrope («chemical etching») au moyen d'une solution liquide incorporant des réactifs chimiques sélectionnés pour dissoudre spécifiquement le métal 6. Des réactifs acides, ayant éventuellement un effet oxydant combiné, tel que l'acide nitrique HNO<sub>3</sub>, sont particulièrement adaptés. Lors de ce retrait, la solution liquide dissout le métal et progresse à l'intérieur de la cavité C par l'espace libéré par le métal dissout, jusqu'à remplir tout l'espace résiduel de la cavité C et dissoudre intégralement les résidus de la couche de métal 6 qui s'y trouvent.

Les figures 2d, 3d, 4d et 5 montrent le transistor 1 à l'issue de ce retrait. Les portions de siliciure 36S et 36D forment respectivement les contacts électriques sur les zones de source S et de drain D du transistor 1. Le volume 26 de siliciure constitue par ailleurs la grille entourant le canal CA, avec les parties GS supérieure et GI inférieure de cette grille.

Cette grille est prolongée par des appuis en siliciure jusqu'aux côtés opposés du rebord 102 (figures 3d et 5), remplaçant les deux extrémités de la seconde structure transversale initiale. Ces appuis peuvent servir, en particulier, de connexions électriques reliant la grille à des composants

10

15

20

25

30

externes au transistor 1. De plus, la grille présente deux autres prolongations sous les extrémités de source S et de drain D du barreau 3, l'une d'elles étant visible sur la figure 4d, contribuant à un contrôle particulièrement précis de l'état électrique du transistor obtenu 1.

Du cobalt a été cité à titre d'exemple pour le métal 6. Tout autre métal apte à former un composé siliciure conducteur électrique peut être également utilisé.

De préférence, le métal 6 est choisi de telle sorte que le siliciure correspondant présente une valeur de travail de sortie d'électrons située dans un intervalle de ±25% autour de la moyenne des deux valeurs de travail de sortie d'électrons respectivement d'un matériau de silicium dopé p et d'un matériau de silicium dopé n. Pour un tel métal, des transistors MOS complémentaires, de type n ou p, réalisés selon le procédé décrit présentent des tensions de déclenchement égales en valeur absolue, mais de signes opposés. De telles valeurs opposées des tensions de déclenchement simplifient la conception de circuits électroniques comprenant les deux types de transistors.

Par ailleurs, le procédé de siliciuration selon ce premier mode de mise en œuvre de l'invention permet de réaliser simultanément les grilles des deux types de transistors, ceux-ci étant préalablement distingués par le type du dopage de leurs barreaux respectifs 3.

Le procédé de l'invention est maintenant illustré par la description d'une seconde mise en œuvre, particulièrement adaptée à la réalisation de connexions électriques entre des portions de circuit séparées.

La figure 6 représente un substrat plan 100, par exemple en silicium, recouvert d'une couche d'isolation électrique 101, par exemple en silice SiO<sub>2</sub>. La couche d'isolation 101 est elle-même recouverte par plusieurs portions de matériaux différents, disposées comme le montre la partie gauche de la figure 6.

Une portion d'un matériau temporaire 110 peut être constituée, par exemple, d'un alliage de silicium et de germanium analogue à celui utilisé dans

10

15

20

25

30



la première mise en œuvre du procédé de l'invention décrite précédemment. D'un côté de la portion de matériau temporaire 110, une première portion de silicium 10a formée sur la couche d'isolation 101 est contiguë à la portion 110, sur environ la moitié de la hauteur de la portion 110. Du côté opposé de la portion 110, une seconde portion de silicium 15 est aussi contiguë à la portion 110, sur toute la hauteur de celle-ci. Un volume 11 de silice SiO<sub>2</sub> complète la structure portée par le substrat 100 jusqu'à une hauteur uniforme selon la direction N, égale à la hauteur de la portion de matériau temporaire 110.

Un second substrat plan 200, pouvant être aussi en silicium, porte un volume 12 de silice  $SiO_2$  sur sa surface supérieure, avec une couche intermédiaire de silice 201. Plusieurs portions de silicium 10b, 13a, 13b et 14 ont été ménagées dans le volume 12, en utilisant des procédés connus de l'Homme du métier, combinant des étapes de gravure avec masquage et de dépôt de silicium. Ces portions 10b, 13a, 13b et 14 sont réparties dans le volume 12 comme le montre la partie droite de la figure 6.

Les surfaces supérieures S1 et S2 des structures respectivement portées par les substrats 100 et 200 sont alors polies de façon à les rendre rigoureusement planes, et dépourvues de pollutions superficielles.

Le substrat 200 est alors retourné au-dessus du substrat 100 et la surface S2 est appliquée sur la surface S1. Une liaison est alors formée entre les matériaux des surfaces S1 et S2, qui solidarise les substrats 100 et 200, selon le procédé dit de collage moléculaire (ou «wafer bonding»).

La figure 7 représente la structure ainsi obtenue. Le substrat 200 est alors éliminé par polissage à partir de sa surface opposée au substrat 100, en direction de l'interface de collage S1/S2. Eventuellement, la couche de silice 201 est aussi partiellement éliminée lors de ce polissage. Son ablation est terminée par gravure sélective par plasma («dry etching»), par exemple en introduisant dans le plasma un gaz tel que C<sub>4</sub>F<sub>8</sub> capable de graver la silice.

On réalise ensuite un masque de résine M par lithographie au-dessus du volume 12. Le masque M présente une ouverture O par laquelle la surface supérieure du volume 12 est exposée à un flux directionnel F d'un plasma de gravure (figure 8).

10

15

20

25

30

La composition de ce plasma peut être, en particulier, identique à celle utilisée pour l'ablation de la couche de silice 201. Un premier volume V1 est ainsi évidé au sein du volume 12, formant une cheminée d'accès à la portion de matériau temporaire 110 (figure 9).

L'ouverture O du masque de gravure M a été positionnée sur le volume 12 de telle sorte que la cheminée V1 atteigne la portion de silicium 10b à l'extrémité de cette portion située au-dessus de la portion 110 de matériau temporaire. Le masque de gravure M est ensuite retiré.

Une solution de dissolution sélective de l'alliage silicium-germanium de la portion 110 est alors introduite par la cheminée V1. Cette solution peut être identique à celle utilisée dans la première mise en œuvre de l'invention décrite plus haut. L'alliage de la portion 110 est alors dissout de façon à former un second volume évidé V2 (figure 10).

On dépose ensuite une couche de métal 6, par exemple de cobalt, sur l'ensemble de la structure obtenue, de façon à recouvrir la surface supérieure du volume 12, ainsi que la paroi des volumes V1 et V2 dont la réunion constitue une cavité C (figure 11).

De préférence, le dépôt du métal est effectué à basse pression, afin d'obtenir une pénétration suffisante, par diffusion, des précurseurs du métal utilisés lors de ce dépôt dans la cavité C. Ainsi, toute la paroi de la cavité C est recouverte de métal, en quantité suffisante. Avantageusement, la cavité C n'est pas intégralement comblée.

Le substrat 100 est alors chauffé pour former du siliciure au niveau des surfaces de contact entre du silicium et la couche de métal 6. Le siliciure est alors formé sur les parties de la paroi de la cavité adjacentes aux volumes de silicium 10a, 10b et 15 (figure 12). Grâce à la partie du volume de la cavité C laissée vide lors du dépôt du métal 6, aucune contrainte excessive n'apparaît lors de la formation du siliciure dans la cavité C, susceptible de perturber l'agencement des différents matériaux sur le substrat 100.

Le métal 6 a été déposé en quantité suffisante à l'intérieur de la cavité C pour que, lors du chauffage de formation du siliciure, le silicium de la portion 15 soit entièrement converti en siliciure, de façon à constituer la portion de siliciure 156 visible sur les figures 12 et 13.

5

10

15

20

25

30

Par ailleurs, les deux portions de silicium 10a, 10b, dont les extrémités donnent sur la cavité C, sont initialement isolées par une partie du volume de silice 11. Lors du chauffage, des atomes de silicium provenant de ces portions 10a, 10b diffusent dans le métal déposé 6 et forment ainsi un pont conducteur de matériau siliciure 106 reliant électriquement les deux portions 10a, 10b.

Ce pont de siliciure peut alors constituer une connexion électrique entre deux composants électroniques, tels que des transistors, comprenant respectivement l'une des deux portions de silicium 10a, 10b.

De même, à l'extérieur de la cavité C, à la surface supérieure du volume 12, la portion de silicium 14 est convertie en portion de siliciure 146, consommant tout le silicium initialement présent dans la portion 14, et une connexion de siliciure 136 est en outre établie entre les deux portions supérieures de silicium 13a et 13b.

Aucune réaction de formation de siliciure n'a lieu sur les autres parties recouvertes de métal 6, telles que la surface supérieure et les portions de la paroi de la cavité adjacentes au volume de silice 12, ainsi que le fond de la cavité C constitué par couche d'isolation 101. Le procédé permet donc la formation sélective de portions de siliciure dans des zones caractérisées par la présence de silicium. En dehors de ces zones, la présence de silice SiO<sub>2</sub> inhibe la formation de siliciure. Du nitrure de silicium Si<sub>3</sub>N<sub>4</sub>, ou tout autre matériau distinct du silicium pur, ou du silicium incorporant une faible proportion d'atomes étrangers, empêche de même la formation de siliciure.

L'excès de métal 6 est finalement retiré par dissolution chimique au moyen d'une solution de gravure adaptée, de la façon déjà décrite. La configuration de la figure 13 est alors obtenue, qui présente deux zones de contact 146 et 156, et deux connexions 106 et 136. Grâce au procédé de l'invention, ces zones de contact et ces connexions ont été élaborées simultanément dans des parties du circuit séparées et réparties de façon quelconque, dictée par la conception du circuit.



25

- 17 -

#### REVENDICATIONS

- 1. Procédé de formation d'au moins une portion d'un matériau composé formé d'éléments d'un matériau initial et d'un métal au sein d'un circuit électronique, comprenant les étapes suivantes :
- formation d'une cavité (C) comportant au moins une ouverture (O) vers une surface d'accès et présentant une paroi interne ayant au moins une zone en matériau initial (2; 10a, 10b, 15);
  - /b/ dépôt du métal (6) à proximité de ladite zone en matériau initial ;
  - /c/ chauffage du circuit de façon à former une portion de matériau composé (26 ; 106, 156) dans ladite zone en matériau initial ; et

7:

.

- /d/ retrait de la cavité par ladite ouverture d'au moins une portion du métal n'ayant pas formé de matériau composé.
- 2. Procédé selon la revendication 1, dans lequel l'étape /a/ comprend le retrait d'au moins un matériau du circuit (101 ; 12, 110).
- 3. 15 3. Procédé selon la revendication 1 ou 2, dans lequel l'étape /a/ comprend le transfert d'au moins un matériau (10b, 12, 13a, 13b, 14) d'un substrat temporaire (200) vers un substrat définitif (100) porteur du circuit électronique.
  - Procédé selon l'une quelconque des revendications précédentes,
     dans lequel le matériau initial comprend du silicium, du germanium, de l'arsenic, du sélénium, ou un composé mixte comprenant au moins l'un des éléments précédents.
    - 5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel l'étape /b/ comprend une introduction du métal (6) dans la cavité (C) par ladite ouverture (O) de façon à former un dépôt du métal sur au moins ladite zone en matériau initial (2;10a, 10b, 15).

10

15



- 6. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel l'étape /b/ comprend un dépôt du métal (6) à l'extérieur de la cavité (C) à proximité de ladite ouverture (O), et dans lequel, lors de l'étape /c/, le métal diffuse dans la cavité jusqu'à ladite zone en matériau initial (2 ; 10a, 10b, 15), par ladite ouverture de la cavité, de façon à former une portion du matériau composé dans ladite zone en matériau initial.
- 7. Procédé selon l'une quelconque des revendications précédentes, dans lequel l'étape /b/ comprend un dépôt chimique du métal à partir de composés précurseurs gazeux incorporant des atomes du métal, ou un dépôt à partir d'une solution liquide introduite dans la cavité et incorporant des composés chimiques dissous à base du métal sous une forme oxydée.
- 8. Procédé selon l'une quelconque des revendications précédentes, dans lequel le métal (6) comprend du cobalt, du tantale, du tungstène, du titane, de l'aluminium, du cuivre, de l'argent, du platine, du nickel ou un alliage comprenant au moins l'un des métaux précédents.
- 9. Procédé selon l'une quelconque des revendications précédentes, dans lequel le matériau composé formé (26; 106, 156) est conducteur électrique.
- 10. Procédé selon l'une quelconque des revendications précédentes, 20 dans lequel l'étape /d/ comprend une gravure au moyen d'une solution incorporant des réactifs chimiques.
  - 11. Procédé selon l'une quelconque des revendications précédentes, dans lequel, lors de l'étape /c/, on convertit en matériau composé sensiblement tout le matériau initial présent dans ladite zone en matériau initial (15).
- 12. Procédé selon l'une quelconque des revendications précédentes, dans lequel la paroi interne de la cavité (C) a au moins deux zones de matériau initial (10a, 10b) séparées par une zone intermédiaire (11) d'un matériau autre que le matériau initial, et dans lequel, lors de l'étape /c/, on fait diffuser dans le

25


- 19 *-*


métal (6) le matériau initial d'au moins une desdites zones en matériau initial de façon à former une portion (106) de matériau composé reliant lesdites zones en matériau initial.


- 13. Procédé selon l'une quelconque des revendications précédentes, dans lequel la paroi interne (101, 102; 11, 12) de la cavité (C) a une zone de silice ou de nitrure de silicium.
  - 14. Procédé selon l'une quelconque des revendications précédentes, dans lequel la cavité (C) comprend un premier volume (V1) cylindrique ou parallélépipédique ouvert sur la surface d'accès.
- 15. Procédé selon la revendication 14, dans lequel la cavité (C) comprend en outre un second volume (V2) dans lequel le premier volume (V1) débouche à l'opposé de la surface d'accès, le second volume ayant une étendue plus grande que le premier volume parallèlement à la surface d'accès.
- 16. Circuit électronique, comprenant une portion de matériau composé formée par un procédé selon l'une quelconque des revendications 1 à 15.
  - 17. Circuit électronique selon la revendication 16, dans lequel la portion de matériau composé comprend au moins une connexion électrique (106).
- 18. Transistor MOS (1), comprenant une grille (GI, GS) ayant une portion de matériau composé formée par un procédé selon l'une quelconque des revendications 1 à 15.
  - 19. Transistor MOS selon la revendication 18, dans lequel le matériau composé présente une valeur de travail de sortie d'électrons dans un intervalle de ± 25% autour d'une moyenne de deux valeurs de travail de sortie d'électrons respectivement d'un matériau semi-conducteur de type p et d'un matériau semi-conducteur de type n.


20. Circuit électronique, comprenant un transistor MOS selon la revendication 18 ou 19.


•








































## reçue le 15/10/02 BREVET D'INVENTION

### CERTIFICAT D'UTILITÉ

Code de la propriété intellectuelle - Livre Vi



**DÉPARTEMENT DES BREVETS** 

26 bis, rue de Saint Pétersbourg 75800 Paris Cedex 08

Téléphone : 33 (1) 53 04 53 04 Télécopie : 33 (1) 42 94

DÉSIGNATION D'INVENTEUR(S) Page Nº A./. 2.

INV

(À fournir dans le cas où les demandeurs et les inventeurs ne sont pas les mêmes personnes)

Telephone : 33 (1) 53 0	4 53 04 Telecopie : 33 (1) 42 94 86	Cet imprimé est à remplir lisiblement à l'encre noire	D8 113 W / 270501
Vos références	pour ce dossier (facultatif)	BLO/PHB/NC/FR 02 11989	
N° D'ENREGIST	REMENT NATIONAL	FR 02 11989	
TITRE DE L'INVI	ENTION (200 caractères ou esp	aces maximum)	
		IONS D'UN MATERIAU COMPOSE A L'INTERIEUR D'UNE CAVITE TIONS DE MATERIAU COMPOSE AINSI OBTENUES	ET CIRCUIT
LE(S) DEMAND	EUR(S):		
STMICROEL	ECTRONICS SA		
		· .	
DESIGNE(NT)	EN TANT QU'INVENTEUR(S	S):	
য়ি Nom	. [	en e	
Prenoms		CORONEL Philippe	
Adresse	Rue	28, Lotissement Beauregard 38530 BARRAUX	FRANCE
	Code postal et ville	L i	TRANGE
	partenance (facultatif)		
2 Nom			
Prénoms		REGNIER_Christophe	
Adresse.	Rue	2 chemin du chadeau 38660 St HILAIRE DU TOUVET	FRANCE
	Code postal et ville		
	partenance (facultatif)		
Nom			
Prénoms Adresse	Rue	WACQUANT François	
7.0.000	Code postal et ville	63, Chemin des Massons 38330 St ISMIER	FRANCE
Société d'app	artenance (facultatif)		
S'il y a plus d	le trois inventeurs, utilisez plu	sieurs formulaires. Indiquez en haut à droite le N° de la page suivi du non	bre de pages.
OU DU MAN	MANDEUR(S)	Le 14 octobre 2002  CABINET PLASSERAUD	
	·	Bertrand LOISEL	
		CPI N° 940311	4

La loi n°78-17 du 6 janvier 1978 relative à l'informatique, aux fichiers et aux libertés s'applique aux réponses faites à ce formulaire. Elle garantit un droit d'accès et de rectification pour les données vous concernant auprès de l'INPI.

## reçue le 15/10/02

## **BREVET D'INVENTION**



Code de la propriété intellectuelle - Livre VI





DÉPARTEMENT DES BREVETS

26 bis, rue de Saint Pétersbourg 75800 Paris Cedex 08

DÉSIGNATION D'INVENTEUR(S) Page N° 2.1.2

(À fournir dans le cas où les demandeurs et les inventeurs ne sont pas les mêmes personnes)

ne: 33 (1) 53 04 5	33 04 Télécopie : 33 (1) 42 94 86	Cet imprimé est	à rem	plir lisiblement à l'encre noire	DB 113 W / 27050
références no	ur ce dossier (facultatif)	BLO/PHB/NC/FR	02	11989	<u></u>
	MENT NATIONAL	FR	02	11989	
RE DE L'INVEN	ITION (200 caractères ou esp	ONS D'UN MATERIAU COT	MPOS	E A L'INTERIEUR D'UNE CAVI	TE ET CIRCUIT
ELECTRIQUE I	NCORPORANT DES POR	TIONS DE MATERIAU COMF	OSE	AINSI OBTENUES	
S) DEMANDE	JR(S):				
STMICROELE(	CTRONICS SA				
SIGNE(NT) E	N TANT QU'INVENTEUR	(S):			
Nom					
Prénoms		SKOTNICKI Thomas			
Adresse	Rue	105, rue de la Ferme		38920 CROLLES	FRANCE
	Code postal et ville				
Société d'app	artenance (facultatif)				
Nom					
Prénoms					
Adresse	Rue				
	Code postal et ville				
	partenance (facultatif)				
Nom					
Prénoms					
Adresse	Rue				
	Code postal et ville	1			
Société d'ap	partenance (facultatif)	Alusianus formulaires Indiano	en h	aut à droite le N° de la page suivi d	du nombre de pa
			2 (11 )1		
DU (DES) D	GNATURE(S) EMANDEUR(S)	Le 14 octobre 2002			
OU DU MAI (Nom et qu	NDATAIRE alité du signataire)	CABINET PLASSER	DUA		
		Bertrand LOISEL			
		CPI N° 940311			

La loi n°78-17 du 6 janvier 1978 relative à l'informatique, aux fichiers et aux libertés s'applique aux réponses faites à ce formulaire. Elle garantit un droit d'accès et de rectification pour les données vous concernant auprès de l'INPI.